पावर अर्धचालक उपकरणहरू उद्योग, खपत, सैन्य र अन्य क्षेत्रहरूमा व्यापक रूपमा प्रयोग गरिन्छ, र एक उच्च रणनीतिक स्थिति छ।तस्विरबाट पावर उपकरणहरूको समग्र चित्रमा हेरौं:
पावर सेमीकन्डक्टर यन्त्रहरूलाई सर्किट सिग्नलहरूको नियन्त्रणको डिग्री अनुसार पूर्ण प्रकार, अर्ध-नियन्त्रित प्रकार र गैर-नियन्त्रित प्रकारमा विभाजन गर्न सकिन्छ।वा ड्राइभिङ सर्किटको संकेत गुणहरू अनुसार, यसलाई भोल्टेज-संचालित प्रकार, वर्तमान-संचालित प्रकार, आदिमा विभाजन गर्न सकिन्छ।
| वर्गीकरण | प्रकार | विशिष्ट शक्ति अर्धचालक उपकरणहरू |
| विद्युतीय संकेतहरूको नियन्त्रण | अर्ध-नियन्त्रित प्रकार | SCR |
| पूर्ण नियन्त्रण | GTO, GTR, MOSFET, IGBT | |
| अनियन्त्रित | पावर डायोड | |
| ड्राइभिङ सिग्नल गुणहरू | भोल्टेज संचालित प्रकार | IGBT, MOSFET, SITH |
| वर्तमान संचालित प्रकार | SCR, GTO, GTR | |
| प्रभावकारी संकेत तरंग रूप | पल्स ट्रिगर प्रकार | SCR, GTO |
| इलेक्ट्रोनिक नियन्त्रण प्रकार | GTR, MOSFET, IGBT | |
| वर्तमान-वाहक इलेक्ट्रोनहरू भाग लिने अवस्थाहरू | द्विध्रुवी उपकरण | पावर डायोड, SCR, GTO, GTR, BSIT, BJT |
| एकध्रुवीय उपकरण | MOSFET, SIT | |
| कम्पोजिट उपकरण | MCT, IGBT, SITH र IGCT |
बिभिन्न पावर सेमीकन्डक्टर यन्त्रहरूमा भोल्टेज, वर्तमान क्षमता, प्रतिबाधा क्षमता, र आकार जस्ता फरक विशेषताहरू हुन्छन्।वास्तविक प्रयोगमा, उपयुक्त उपकरणहरू विभिन्न क्षेत्र र आवश्यकता अनुसार चयन गर्न आवश्यक छ।
अर्धचालक उद्योगले आफ्नो जन्मदेखि तीन पुस्ताका भौतिक परिवर्तनहरू पार गरेको छ।अहिले सम्म, Si द्वारा प्रतिनिधित्व गरिएको पहिलो अर्धचालक सामग्री अझै पनि मुख्य रूपमा पावर सेमीकन्डक्टर उपकरणहरूको क्षेत्रमा प्रयोग गरिन्छ।
| अर्धचालक सामग्री | ब्यान्डग्याप (eV) | पिघलने बिन्दु (K) | मुख्य आवेदन | |
| पहिलो पुस्ता अर्धचालक सामग्री | Ge | १.१ | १२२१ | कम भोल्टेज, कम फ्रिक्वेन्सी, मध्यम पावर ट्रान्जिस्टर, फोटोडिटेक्टरहरू |
| दोस्रो पुस्ता अर्धचालक सामग्री | Si | ०.७ | 1687 | |
| तेस्रो पुस्ता अर्धचालक सामग्री | GaAs | १.४ | १५११ | माइक्रोवेभ, मिलिमिटर तरंग यन्त्रहरू, प्रकाश उत्सर्जन गर्ने यन्त्रहरू |
| SiC | ३.०५ | २८२६ | 1. उच्च-तापमान, उच्च-फ्रिक्वेन्सी, विकिरण-प्रतिरोधी उच्च-शक्ति उपकरणहरू 2. नीलो, ग्रेड, बैजनी प्रकाश-उत्सर्जक डायोड, अर्धचालक लेजरहरू | |
| GaN | ३.४ | 1973 | ||
| AIN | ६.२ | २४७० | ||
| C | ५.५ | 3800 | ||
| ZnO | ३.३७ | २२४८ | ||
अर्ध-नियन्त्रित र पूर्ण रूपमा नियन्त्रित पावर उपकरणहरूको विशेषताहरू संक्षेप गर्नुहोस्:
| यन्त्र प्रकार | SCR | GTR | MOSFET | IGBT |
| नियन्त्रण प्रकार | पल्स ट्रिगर | वर्तमान नियन्त्रण | भोल्टेज नियन्त्रण | चलचित्र केन्द्र |
| आत्म-बंद लाइन | कम्युटेशन बन्द | आत्म-शटडाउन उपकरण | आत्म-शटडाउन उपकरण | आत्म-शटडाउन उपकरण |
| काम गर्ने आवृत्ति | ~1khz | ~30khz | 20khz-Mhz | ~40khz |
| ड्राइभिङ शक्ति | सानो | ठूलो | सानो | सानो |
| स्विच घाटा | ठूलो | ठूलो | ठूलो | ठूलो |
| चालन हानि | सानो | सानो | ठूलो | सानो |
| भोल्टेज र वर्तमान स्तर | 最大 | ठूलो | न्यूनतम | थप |
| सामान्य अनुप्रयोगहरू | मध्यम आवृत्ति प्रेरण हीटिंग | UPS आवृत्ति कनवर्टर | बिजुली आपूर्ति स्विच गर्दै | UPS आवृत्ति कनवर्टर |
| मूल्य | सबैभन्दा कम | तल्लो | बिचमा | सबैभन्दा महँगो |
| चालकता मोड्युलेसन प्रभाव | छ | छ | कुनै पनि | छ |
MOSFETs जान्नुहोस्
MOSFET मा उच्च इनपुट प्रतिबाधा, कम आवाज, र राम्रो थर्मल स्थिरता छ;यो एक साधारण निर्माण प्रक्रिया र बलियो विकिरण छ, त्यसैले यो सामान्यतया एम्पलीफायर सर्किट वा स्विच सर्किट मा प्रयोग गरिन्छ;
(१) मुख्य चयन प्यारामिटरहरू: ड्रेन-स्रोत भोल्टेज VDS (भोल्टेजको सामना गर्न), ID लगातार चुहावट वर्तमान, RDS(अन) अन-रेजिस्टेन्स, Ciss इनपुट क्यापेसिटन्स (जंक्शन क्यापेसिटन्स), गुणस्तर कारक FOM=Ron*Qg, आदि।
(2) विभिन्न प्रक्रियाहरू अनुसार, यसलाई TrenchMOS मा विभाजित गरिएको छ: Trench MOSFET, मुख्यतया 100V भित्र कम भोल्टेज क्षेत्रमा;SGT (स्प्लिट गेट) MOSFET: विभाजित गेट MOSFET, मुख्यतया 200V भित्र मध्यम र कम भोल्टेज क्षेत्रमा;SJ MOSFET: सुपर जंक्शन MOSFET, मुख्यतया उच्च भोल्टेज क्षेत्र 600-800V मा;
स्विचिङ पावर सप्लाईमा, जस्तै ओपन-ड्रेन सर्किट, ड्रेन लोडसँग जोडिएको हुन्छ, जसलाई ओपन-ड्रेन भनिन्छ।ओपन-ड्रेन सर्किटमा, लोड जडित जतिसुकै उच्च भोल्टेज भए पनि, लोड करन्ट अन र अफ गर्न सकिन्छ।यो एक आदर्श एनालग स्विच उपकरण हो।यो स्विचिङ उपकरणको रूपमा MOSFET को सिद्धान्त हो।
बजार साझेदारीको सन्दर्भमा, MOSFETs लगभग सबै प्रमुख अन्तर्राष्ट्रिय निर्माताहरूको हातमा केन्द्रित छन्।ती मध्ये, Infineon ले 2015 मा IR (अमेरिकन इन्टरनेशनल रेक्टिफायर कम्पनी) प्राप्त गर्यो र उद्योगको अग्रणी बन्यो।ON Semiconductor ले सेप्टेम्बर 2016 मा Fairchild Semiconductor को अधिग्रहण पनि पूरा गर्यो। , बजार सेयर दोस्रो स्थानमा उफ्र्यो, र त्यसपछि बिक्री श्रेणीहरू रेनेसास, Toshiba, IWC, ST, Vishay, Anshi, Magna, आदि थिए;
मुख्यधारा MOSFET ब्रान्डहरू धेरै श्रृंखलाहरूमा विभाजित छन्: अमेरिकी, जापानी र कोरियाली।
अमेरिकी श्रृंखला: Infineon, IR, Fairchild, ON सेमीकन्डक्टर, ST, TI, PI, AOS, आदि;
जापानी: Toshiba, Renesas, ROHM, आदि;
कोरियाली श्रृंखला: Magna, KEC, AUK, Morina Hiroshi, Shinan, KIA
MOSFET प्याकेज कोटिहरू
PCB बोर्डमा यसलाई स्थापना गर्ने तरिका अनुसार, MOSFET प्याकेजहरूको दुई मुख्य प्रकारहरू छन्: प्लग-इन (थ्रु होल) र सतह माउन्ट (सर्फेस माउन्ट)।
प्लग-इन प्रकारको अर्थ MOSFET को पिनहरू PCB बोर्डको माउन्टिंग प्वालहरूबाट गुजर्छन् र PCB बोर्डमा वेल्डेड हुन्छन्।साधारण प्लग-इन प्याकेजहरू समावेश छन्: डुअल इन-लाइन प्याकेज (DIP), ट्रान्जिस्टर आउटलाइन प्याकेज (TO), र पिन ग्रिड एरे प्याकेज (PGA)।
प्लग-इन प्याकेजिङ्ग
सतह माउन्टिङ भनेको MOSFET पिन र तातो अपव्यय फ्ल्यान्जलाई PCB बोर्डको सतहमा प्याडहरूमा वेल्ड गरिएको हो।सामान्य सतह माउन्ट प्याकेजहरू समावेश छन्: ट्रान्जिस्टर आउटलाइन (D-PAK), सानो आउटलाइन ट्रान्जिस्टर (SOT), सानो आउटलाइन प्याकेज (SOP), क्वाड फ्ल्याट प्याकेज (QFP), प्लास्टिक नेतृत्व चिप क्यारियर (PLCC), आदि।
सतह माउन्ट प्याकेज
टेक्नोलोजीको विकासको साथ, PCB बोर्डहरू जस्तै मदरबोर्डहरू र ग्राफिक्स कार्डहरूले हाल कम र कम प्रत्यक्ष प्लग-इन प्याकेजिङ प्रयोग गर्दछ, र अधिक सतह माउन्ट प्याकेजिङ प्रयोग गरिन्छ।
1. दोहोरो इन-लाइन प्याकेज (DIP)
DIP प्याकेजमा पिनको दुई पङ्क्तिहरू छन् र DIP संरचनाको साथ चिप सकेटमा सम्मिलित गर्न आवश्यक छ।यसको व्युत्पन्न विधि SDIP (Shrink DIP) हो, जुन डबल-इन-लाइन प्याकेज हो।पिनको घनत्व DIP को भन्दा ६ गुणा बढी छ।
DIP प्याकेजिङ संरचना फारमहरू समावेश छन्: बहु-तह सिरेमिक डुअल-इन-लाइन DIP, एकल-तह सिरेमिक डुअल-इन-लाइन DIP, लीड फ्रेम DIP (ग्लास-सिरेमिक सीलिंग प्रकार, प्लास्टिक इन्क्याप्सुलेशन संरचना प्रकार, सिरेमिक कम-पिघलने गिलास इन्क्याप्सुलेशन सहित। टाइप) आदि। DIP प्याकेजिङ्गको विशेषता भनेको यो हो कि यसले PCB बोर्डहरूको प्वाल वेल्डिङ सजिलै महसुस गर्न सक्छ र मदरबोर्डसँग राम्रो अनुकूलता छ।
यद्यपि, किनभने यसको प्याकेजिङ्ग क्षेत्र र मोटाई अपेक्षाकृत ठूलो छ, र प्लगिङ र अनप्लगिङ प्रक्रियाको समयमा पिनहरू सजिलै क्षतिग्रस्त हुन्छन्, विश्वसनीयता कमजोर छ।एकै समयमा, प्रक्रियाको प्रभावको कारण, पिनहरूको संख्या सामान्यतया 100 भन्दा बढी हुँदैन। त्यसैले, इलेक्ट्रोनिक उद्योगको उच्च एकीकरणको प्रक्रियामा, DIP प्याकेजिङ बिस्तारै इतिहासको चरणबाट हटेको छ।
2. ट्रान्जिस्टर आउटलाइन प्याकेज (TO)
प्रारम्भिक प्याकेजिङ विनिर्देशहरू, जस्तै TO-3P, TO-247, TO-92, TO-92L, TO-220, TO-220F, TO-251, आदि सबै प्लग-इन प्याकेजिङ्ग डिजाइनहरू हुन्।
TO-3P/247: यो मध्यम-उच्च भोल्टेज र उच्च-वर्तमान MOSFETs को लागि सामान्यतया प्रयोग गरिने प्याकेजिङ्ग फारम हो।उत्पादनसँग उच्च प्रतिरोध भोल्टेज र बलियो ब्रेकडाउन प्रतिरोधको विशेषताहरू छन्।को
TO-220/220F: TO-220F पूर्णतया प्लास्टिकको प्याकेज हो, र यसलाई रेडिएटरमा स्थापना गर्दा इन्सुलेट प्याड थप्न आवश्यक छैन;TO-220 मा मध्य पिनसँग जोडिएको धातुको पाना छ, र रेडिएटर स्थापना गर्दा इन्सुलेट प्याड आवश्यक छ।यी दुई प्याकेज शैलीहरूको MOSFET सँग समान रूपहरू छन् र एकान्तर रूपमा प्रयोग गर्न सकिन्छ।को
TO-251: यो प्याकेज गरिएको उत्पादन मुख्यतया लागत घटाउन र उत्पादनको आकार घटाउन प्रयोग गरिन्छ।यो मुख्यतया 60A भन्दा कम मध्यम भोल्टेज र उच्च वर्तमान र 7N तल उच्च भोल्टेज संग वातावरण मा प्रयोग गरिन्छ।को
TO-92: यो प्याकेज केवल कम भोल्टेज MOSFET (वर्तमान 10A तल, 60V भन्दा कम भोल्टेज सहन) र उच्च-भोल्टेज 1N60/65 को लागी प्रयोग गरिन्छ, लागत घटाउनको लागि।
हालका वर्षहरूमा, प्लग-इन प्याकेजिङ्ग प्रक्रियाको उच्च वेल्डिंग लागत र प्याच-प्रकारका उत्पादनहरूमा निम्न ताप अपव्यय प्रदर्शनको कारण, सतह माउन्ट बजारमा माग बढ्दै गएको छ, जसले TO प्याकेजिङ्गको विकासलाई पनि निम्त्याएको छ। सतह माउन्ट प्याकेजिङ्ग मा।
TO-252 (D-PAK पनि भनिन्छ) र TO-263 (D2PAK) दुबै सतह माउन्ट प्याकेजहरू हुन्।
प्याकेज उत्पादन उपस्थिति
TO252/D-PAK एक प्लास्टिक चिप प्याकेज हो, जुन सामान्यतया प्याकेजिङ पावर ट्रान्जिस्टरहरू र भोल्टेज स्थिरीकरण चिपहरूको लागि प्रयोग गरिन्छ।यो हालको मुख्यधारा प्याकेजहरू मध्ये एक हो।यो प्याकेजिङ विधि प्रयोग गर्ने MOSFET मा तीन इलेक्ट्रोडहरू छन्, गेट (G), ड्रेन (D), र स्रोत (S)।ड्रेन (D) पिन काटिएको छ र प्रयोग गरिएको छैन।यसको सट्टा, पछाडिको तातो सिङ्क ड्रेन (डी) को रूपमा प्रयोग गरिन्छ, जुन सीधा PCB मा वेल्डेड हुन्छ।एकातिर, यो ठूला धाराहरू आउटपुट गर्न प्रयोग गरिन्छ, र अर्कोतर्फ, यसले PCB मार्फत ताप फैलाउँछ।त्यसैले, PCB मा तीन D-PAK प्याडहरू छन्, र ड्रेन (D) प्याड ठूलो छ।यसको प्याकेजिङ्ग विनिर्देशहरू निम्नानुसार छन्:
TO-252/D-PAK प्याकेज आकार विनिर्देशहरू
TO-263 TO-220 को एक संस्करण हो।यो मुख्यतया उत्पादन दक्षता र गर्मी अपव्यय सुधार गर्न डिजाइन गरिएको छ।यसले अत्यधिक उच्च वर्तमान र भोल्टेज समर्थन गर्दछ।यो 150A मुनि र 30V माथिको मध्यम-भोल्टेज उच्च-वर्तमान MOSFET मा अधिक सामान्य छ।D2PAK (TO-263AB) को अतिरिक्त, यसले TO263-2, TO263-3, TO263-5, TO263-7 र अन्य शैलीहरू पनि समावेश गर्दछ, जुन TO-263 को अधीनमा छन्, मुख्यतया विभिन्न संख्या र पिनको दूरीको कारणले गर्दा। ।
TO-263/D2PAK प्याकेज आकार विनिर्देशs
3. पिन ग्रिड एरे प्याकेज (PGA)
PGA (पिन ग्रिड एरे प्याकेज) चिप भित्र र बाहिर धेरै वर्ग एरे पिनहरू छन्।प्रत्येक वर्ग एरे पिन चिपको वरिपरि निश्चित दूरीमा व्यवस्थित गरिएको छ।पिनको संख्यामा निर्भर गर्दै, यसलाई 2 देखि 5 सर्कलहरूमा गठन गर्न सकिन्छ।स्थापनाको क्रममा, विशेष PGA सकेटमा चिप घुसाउनुहोस्।यसमा सजिलो प्लगिङ र अनप्लगिङ र उच्च विश्वसनीयताका फाइदाहरू छन्, र उच्च आवृत्तिहरूमा अनुकूलन गर्न सकिन्छ।
PGA प्याकेज शैली
यसको अधिकांश चिप सब्सट्रेटहरू सिरेमिक सामग्रीबाट बनेका हुन्छन्, र केहीले सब्सट्रेटको रूपमा विशेष प्लास्टिकको राल प्रयोग गर्दछ।प्रविधिको सन्दर्भमा, पिन केन्द्रको दूरी सामान्यतया 2.54mm हुन्छ, र पिनको संख्या 64 देखि 447 सम्म हुन्छ। यस प्रकारको प्याकेजिङको विशेषता भनेको प्याकेजिङ क्षेत्र (भोल्युम) जति सानो हुन्छ, पावर खपत (कार्यसम्पादन) कम हुन्छ। ) यसले सामना गर्न सक्छ, र यसको विपरित।चिप्सको यो प्याकेजिङ शैली प्रारम्भिक दिनहरूमा अधिक सामान्य थियो, र अधिकतर सीपीयूहरू जस्तै उच्च-शक्ति खपत उत्पादनहरू प्याकेजिङको लागि प्रयोग गरिन्थ्यो।उदाहरणका लागि, Intel को 80486 र Pentium सबैले यो प्याकेजिङ शैली प्रयोग गर्छन्;MOSFET निर्माताहरूले यसलाई व्यापक रूपमा अपनाएका छैनन्।
4. सानो आउटलाइन ट्रान्जिस्टर प्याकेज (SOT)
SOT (Small Out-line Transistor) एक प्याच प्रकारको सानो पावर ट्रान्जिस्टर प्याकेज हो, जसमा मुख्यतया SOT23, SOT89, SOT143, SOT25 (अर्थात SOT23-5), आदि SOT323, SOT363/SOT26 (अर्थात SOT23-6) र अन्य प्रकारहरू छन्। व्युत्पन्न, जुन TO प्याकेजहरू भन्दा आकारमा सानो छ।
SOT प्याकेज प्रकार
SOT23 एक सामान्यतया प्रयोग हुने ट्रान्जिस्टर प्याकेज हो जसमा तीनवटा पखेटा-आकारको पिनहरू छन्, अर्थात् कलेक्टर, इमिटर र आधार, जुन कम्पोनेन्टको लामो छेउको दुबै छेउमा सूचीबद्ध छन्।तिनीहरूमध्ये, उत्सर्जक र आधार एउटै पक्षमा छन्।तिनीहरू कम-शक्ति ट्रान्जिस्टरहरू, फिल्ड इफेक्ट ट्रान्जिस्टरहरू र प्रतिरोधक नेटवर्कहरू भएका कम्पोजिट ट्रान्जिस्टरहरूमा सामान्य छन्।तिनीहरूसँग राम्रो बल छ तर कम सोल्डरबिलिटी छ।उपस्थिति तल चित्र (a) मा देखाइएको छ।
SOT89 मा ट्रान्जिस्टरको एक छेउमा वितरित तीनवटा छोटो पिनहरू छन्।अर्को छेउमा तातो अपव्यय क्षमता बढाउन आधारमा जोडिएको धातुको ताप सिङ्क हो।यो सिलिकन पावर सतह माउन्ट ट्रान्जिस्टरहरूमा सामान्य छ र उच्च शक्ति अनुप्रयोगहरूको लागि उपयुक्त छ।उपस्थिति तल चित्र (b) मा देखाइएको छ।को
SOT143 सँग चारवटा छोटो पखेटा आकारको पिनहरू छन्, जुन दुवै पक्षबाट बाहिर निस्किन्छन्।पिनको फराकिलो अन्त कलेक्टर हो।यस प्रकारको प्याकेज उच्च-फ्रिक्वेन्सी ट्रान्जिस्टरहरूमा सामान्य छ, र यसको उपस्थिति तल चित्र (c) मा देखाइएको छ।को
SOT252 एक उच्च-शक्ति ट्रान्जिस्टर हो जसमा तीनवटा पिन एक तर्फबाट निस्किन्छन्, र बीचको पिन छोटो छ र कलेक्टर हो।अर्को छेउमा रहेको ठुलो पिनमा जडान गर्नुहोस्, जुन तामाको अपव्ययको लागि तामाको पाना हो, र यसको उपस्थिति तलको चित्र (d) मा देखाइएको छ।
साधारण SOT प्याकेज उपस्थिति तुलना
चार-टर्मिनल SOT-89 MOSFET सामान्यतया मदरबोर्डहरूमा प्रयोग गरिन्छ।यसको विशिष्टता र आयामहरू निम्नानुसार छन्:
SOT-89 MOSFET आकार विशिष्टताहरू (एकाइ: मिमी)
५. सानो आउटलाइन प्याकेज (SOP)
SOP (सानो आउट-लाइन प्याकेज) सतह माउन्ट प्याकेजहरू मध्ये एक हो, जसलाई SOL वा DFP पनि भनिन्छ।पिनहरू प्याकेजको दुबै छेउबाट सिगल पखेटा आकार (L आकार) मा कोरिएका छन्।सामग्रीहरू प्लास्टिक र सिरेमिक हुन्।SOP प्याकेजिङ मापदण्डहरूमा SOP-8, SOP-16, SOP-20, SOP-28, आदि समावेश छन्। SOP पछिको सङ्ख्याले पिनको सङ्ख्यालाई जनाउँछ।अधिकांश MOSFET SOP प्याकेजहरूले SOP-8 विनिर्देशहरू अपनाउछन्।उद्योगले प्रायः "P" लाई छोड्छ र यसलाई SO (Small Out-line) को रूपमा संक्षिप्त गर्दछ।
SOP-8 प्याकेज आकार
SO-8 पहिलो पटक फिलिप कम्पनी द्वारा विकसित गरिएको थियो।यो प्लास्टिकमा प्याकेज गरिएको छ, कुनै तातो अपव्यय तल्लो प्लेट छैन, र कम गर्मी अपव्यय छ।यो सामान्यतया कम शक्ति MOSFET को लागि प्रयोग गरिन्छ।पछि, मानक विनिर्देशहरू जस्तै TSOP (थिन स्मॉल आउटलाइन प्याकेज), VSOP (धेरै सानो आउटलाइन प्याकेज), SSOP (Shrink SOP), TSSOP (थिन स्क्रिन SOP), आदि बिस्तारै व्युत्पन्न गरियो;ती मध्ये, TSOP र TSSOP सामान्यतया MOSFET प्याकेजिङ्गमा प्रयोग गरिन्छ।
SOP व्युत्पन्न विनिर्देशहरू सामान्यतया MOSFET को लागि प्रयोग गरिन्छ
6. क्वाड फ्ल्याट प्याकेज (QFP)
QFP (प्लास्टिक क्वाड फ्ल्याट प्याकेज) प्याकेजमा चिप पिनहरू बीचको दूरी धेरै सानो छ र पिनहरू धेरै पातलो छन्।यो सामान्यतया ठूलो-मापन वा अल्ट्रा-ठूलो एकीकृत सर्किटहरूमा प्रयोग गरिन्छ, र पिनको संख्या सामान्यतया 100 भन्दा बढी हुन्छ। यस फारममा प्याकेज गरिएका चिपहरूले चिपलाई मदरबोर्डमा सोल्डर गर्न SMT सतह माउन्टिङ प्रविधि प्रयोग गर्नुपर्छ।यो प्याकेजिङ विधिमा चार प्रमुख विशेषताहरू छन्: ① यो पीसीबी सर्किट बोर्डहरूमा तारहरू स्थापना गर्न SMD सतह माउन्टिङ प्रविधिको लागि उपयुक्त छ;② यो उच्च आवृत्ति प्रयोगको लागि उपयुक्त छ;③ यो सञ्चालन गर्न सजिलो छ र उच्च विश्वसनीयता छ;④ चिप क्षेत्र र प्याकेजिङ क्षेत्र बीचको अनुपात सानो छ।PGA प्याकेजिङ विधि जस्तै, यो प्याकेजिङ विधिले चिपलाई प्लास्टिकको प्याकेजमा र्याप गर्छ र चिपले समयमै काम गरिरहेको बेला उत्पन्न हुने तापलाई नष्ट गर्न सक्दैन।यसले MOSFET प्रदर्शनको सुधारलाई प्रतिबन्ध गर्दछ;र प्लास्टिक प्याकेजिङ्गले नै यन्त्रको आकार बढाउँछ, जसले हल्का, पातलो, छोटो र सानो हुने दिशामा अर्धचालकहरूको विकासको लागि आवश्यकताहरू पूरा गर्दैन।थप रूपमा, यस प्रकारको प्याकेजिङ्ग विधि एकल चिपमा आधारित छ, जसमा कम उत्पादन दक्षता र उच्च प्याकेजिङ्ग लागतको समस्या छ।तसर्थ, QFP डिजिटल तर्क LSI सर्किटहरू जस्तै माइक्रोप्रोसेसरहरू/गेट एरेहरूमा प्रयोगको लागि अधिक उपयुक्त छ, र VTR सिग्नल प्रशोधन र अडियो संकेत प्रशोधन जस्ता एनालग LSI सर्किट उत्पादनहरू प्याकेज गर्नका लागि पनि उपयुक्त छ।
7, कुनै लीड बिना क्वाड फ्ल्याट प्याकेज (QFN)
QFN (क्वाड फ्ल्याट नन-लीडेड प्याकेज) प्याकेज चारै तिर इलेक्ट्रोड सम्पर्कहरूसँग सुसज्जित छ।त्यहाँ कुनै लीडहरू नभएको कारण, माउन्टिंग क्षेत्र QFP भन्दा सानो छ र उचाइ QFP भन्दा कम छ।ती मध्ये, सिरेमिक QFN लाई LCC (लीडलेस चिप वाहक) पनि भनिन्छ, र कम लागतको प्लास्टिक QFN लाई ग्लास इपोक्सी रेसिन प्रिन्ट गरिएको सब्सट्रेट आधार सामग्रीलाई प्लास्टिक LCC, PCLC, P-LCC, आदि भनिन्छ। यो एक उभरिरहेको सतह माउन्ट चिप प्याकेजिङ हो। सानो प्याड साइज, सानो भोल्युम, र सील सामग्रीको रूपमा प्लास्टिकको साथ टेक्नोलोजी।QFN मुख्यतया एकीकृत सर्किट प्याकेजिङ्गको लागि प्रयोग गरिन्छ, र MOSFET प्रयोग गरिने छैन।यद्यपि, इन्टेलले एकीकृत ड्राइभर र MOSFET समाधान प्रस्ताव गरेको हुनाले, यसले QFN-56 प्याकेजमा DrMOS सुरु गर्यो ("56" ले चिपको पछाडि रहेको 56 जडान पिनलाई जनाउँछ)।
यो ध्यान दिनुपर्छ कि QFN प्याकेजमा अल्ट्रा-थिन सानो आउटलाइन प्याकेज (TSSOP) जस्तै बाह्य नेतृत्व कन्फिगरेसन छ, तर यसको आकार TSSOP भन्दा 62% सानो छ।QFN मोडलिङ डेटाका अनुसार, यसको थर्मल कार्यसम्पादन TSSOP प्याकेजिङ्गको तुलनामा 55% उच्च छ, र यसको विद्युतीय कार्यसम्पादन (इन्डक्टन्स र क्यापेसिटन्स) क्रमशः TSSOP प्याकेजिङ्ग भन्दा 60% र 30% उच्च छ।सबैभन्दा ठूलो बेफाइदा यो मर्मत गर्न गाह्रो छ।
QFN-56 प्याकेजमा DrMOS
परम्परागत अलग डीसी/डीसी स्टेप-डाउन स्विचिंग पावर आपूर्तिहरूले उच्च शक्ति घनत्वको आवश्यकताहरू पूरा गर्न सक्दैनन्, न त तिनीहरूले उच्च स्विचिंग आवृत्तिहरूमा परजीवी प्यारामिटर प्रभावहरूको समस्या समाधान गर्न सक्छन्।टेक्नोलोजीको नवाचार र प्रगतिको साथ, यो बहु-चिप मोड्युलहरू निर्माण गर्न ड्राइभरहरू र MOSFETs एकीकृत गर्न एक वास्तविकता भएको छ।यो एकीकरण विधिले पर्याप्त ठाउँ बचत गर्न र पावर खपत घनत्व बढाउन सक्छ।ड्राइभरहरू र MOSFETs को अनुकूलन मार्फत, यो एक वास्तविकता भएको छ।शक्ति दक्षता र उच्च गुणस्तर DC वर्तमान, यो DrMOS एकीकृत चालक आईसी हो।
Renesas दोस्रो पुस्ता DrMOS
QFN-56 नेतृत्वविहीन प्याकेजले DrMOS थर्मल प्रतिबाधा धेरै कम बनाउँछ;आन्तरिक तार बन्धन र तामा क्लिप डिजाइनको साथ, बाह्य पीसीबी तारहरू न्यूनतम गर्न सकिन्छ, जसले गर्दा इन्डक्टन्स र प्रतिरोध कम हुन्छ।थप रूपमा, प्रयोग गरिएको गहिरो च्यानल सिलिकन MOSFET प्रक्रियाले प्रवाह, स्विच र गेट चार्ज घाटा पनि उल्लेखनीय रूपमा कम गर्न सक्छ;यो विभिन्न प्रकारका नियन्त्रकहरूसँग उपयुक्त छ, विभिन्न अपरेटिङ मोडहरू प्राप्त गर्न सक्छ, र सक्रिय चरण रूपान्तरण मोड APS (स्वत: चरण स्विचिङ) लाई समर्थन गर्दछ।QFN प्याकेजिङको अतिरिक्त, द्विपक्षीय फ्ल्याट नो-लीड प्याकेजिङ्ग (DFN) एक नयाँ इलेक्ट्रोनिक प्याकेजिङ प्रक्रिया पनि हो जुन ON सेमीकन्डक्टरका विभिन्न कम्पोनेन्टहरूमा व्यापक रूपमा प्रयोग गरिएको छ।QFN को तुलनामा, DFN सँग दुबै छेउमा कम लीड-आउट इलेक्ट्रोडहरू छन्।
8, प्लास्टिक नेतृत्व चिप वाहक (PLCC)
PLCC (प्लास्टिक क्वाड फ्ल्याट प्याकेज) एक वर्ग आकार छ र DIP प्याकेज भन्दा धेरै सानो छ।यसमा चारैतिर पिनसहित ३२ पिन छन्।पिनहरू प्याकेजको चार तर्फबाट टी-आकारमा बाहिर निस्किन्छन्।यो एक प्लास्टिक उत्पादन हो।पिन केन्द्रको दूरी 1.27mm छ, र पिनको संख्या 18 देखि 84 सम्मको हुन्छ। J-आकारका पिनहरू सजिलै विकृत हुँदैनन् र QFP भन्दा सञ्चालन गर्न सजिलो हुन्छ, तर वेल्डिंग पछि उपस्थिति निरीक्षण गर्न गाह्रो हुन्छ।PLCC प्याकेजिङ्ग एसएमटी सतह माउन्टिङ प्रविधि प्रयोग गरेर PCB मा तारहरू स्थापना गर्न उपयुक्त छ।यो सानो आकार र उच्च विश्वसनीयता को फाइदा छ।PLCC प्याकेजिङ अपेक्षाकृत सामान्य छ र तर्क LSI, DLD (वा प्रोग्राम तर्क उपकरण) र अन्य सर्किटहरूमा प्रयोग गरिन्छ।यो प्याकेजिङ्ग फारम प्रायः मदरबोर्ड BIOS मा प्रयोग गरिन्छ, तर यो हाल MOSFETs मा कम सामान्य छ।
मुख्यधारा उद्यमहरूको लागि इन्क्याप्सुलेशन र सुधार
CPUs मा कम भोल्टेज र उच्च प्रवाह को विकास प्रवृत्ति को कारण, MOSFETs लाई ठूलो आउटपुट वर्तमान, कम अन-प्रतिरोध, कम ताप उत्पादन, छिटो तातो अपव्यय, र सानो आकार को आवश्यकता छ।चिप उत्पादन टेक्नोलोजी र प्रक्रियाहरू सुधार गर्नका साथै, MOSFET निर्माताहरूले प्याकेजिङ प्रविधिलाई पनि सुधार गर्न जारी राख्छन्।मानक उपस्थिति विशिष्टताहरूसँग अनुकूलताको आधारमा, तिनीहरूले नयाँ प्याकेजिङ आकारहरू प्रस्ताव गर्छन् र तिनीहरूले विकास गर्ने नयाँ प्याकेजहरूको लागि ट्रेडमार्क नामहरू दर्ता गर्छन्।
1, RENESAS WPAK, LFPAK र LFPAK-I प्याकेजहरू
WPAK रेनेसास द्वारा विकसित उच्च ताप विकिरण प्याकेज हो।D-PAK प्याकेजको नक्कल गरेर, चिप ताप सिङ्कलाई मदरबोर्डमा वेल्ड गरिएको छ, र तातो मदरबोर्ड मार्फत फैलिन्छ, ताकि सानो प्याकेज WPAK ले D-PAK को आउटपुट करेन्टमा पनि पुग्न सक्छ।WPAK-D2 ले वायरिङ इन्डक्टन्स कम गर्न दुई उच्च/कम MOSFET हरू प्याकेज गर्दछ।
Renesas WPAK प्याकेज आकार
LFPAK र LFPAK-I दुई अन्य साना फारम-फ्याक्टर प्याकेजहरू हुन् जुन रेनेसास द्वारा विकसित गरिएको छ जुन SO-8 सँग मिल्दो छ।LFPAK D-PAK जस्तै छ, तर D-PAK भन्दा सानो छ।LFPAK-i ले तातो सिंक माथि तातो सिङ्क मार्फत तातो फैलाउनको लागि राख्छ।
Renesas LFPAK र LFPAK-I प्याकेजहरू
2. Vishay Power-PAK र Polar-PAK प्याकेजिङ
Power-PAK Vishay Corporation द्वारा दर्ता गरिएको MOSFET प्याकेज नाम हो।Power-PAK ले दुई विनिर्देशहरू समावेश गर्दछ: Power-PAK1212-8 र Power-PAK SO-8।
Vishay Power-PAK1212-8 प्याकेज
Vishay Power-PAK SO-8 प्याकेज
ध्रुवीय PAK एक सानो प्याकेज हो जसमा डबल-साइडेड तातो अपव्यय हुन्छ र यो Vishay को कोर प्याकेजिङ टेक्नोलोजीहरू मध्ये एक हो।ध्रुवीय PAK साधारण so-8 प्याकेज जस्तै हो।यसमा प्याकेजको माथिल्लो र तल्लो दुवै पक्षहरूमा अपव्यय बिन्दुहरू छन्।प्याकेज भित्र तातो जम्मा गर्न सजिलो छैन र सञ्चालन प्रवाहको वर्तमान घनत्व SO-8 को दोब्बरमा बढाउन सक्छ।हाल, Visay ले पोलर PAK टेक्नोलोजीलाई STMicroelectronics लाई लाइसेन्स दिएको छ।
Vishay Polar PAK प्याकेज
3. Onsemi SO-8 र WDFN8 फ्ल्याट लीड प्याकेजहरू
ON सेमीकन्डक्टरले दुई प्रकारका फ्ल्याट-लीड MOSFET हरू विकास गरेको छ, जसमध्ये SO-8 मिल्ने फ्ल्याट-लीडहरू धेरै बोर्डहरूले प्रयोग गर्छन्।ON सेमीकन्डक्टरको भर्खरै सुरु गरिएको NVMx र NVTx पावर MOSFETs ले कम्प्याक्ट DFN5 (SO-8FL) र WDFN8 प्याकेजहरू प्रवाहक हानि कम गर्न प्रयोग गर्दछ।यसमा चालकको नोक्सान कम गर्न कम QG र क्षमता पनि छ।
ON अर्धचालक SO-8 फ्ल्याट लीड प्याकेज
सेमीकन्डक्टर WDFN8 प्याकेजमा
4. NXP LFPAK र QLPAK प्याकेजिङ
NXP (पहिले Philps) ले SO-8 प्याकेजिङ प्रविधिलाई LFPAK र QLPAK मा सुधार गरेको छ।ती मध्ये, LFPAK संसारको सबैभन्दा भरपर्दो पावर SO-8 प्याकेज मानिन्छ;जबकि QLPAK सँग सानो आकार र उच्च गर्मी अपव्यय दक्षता को विशेषताहरु छन्।साधारण SO-8 सँग तुलना गर्दा, QLPAK ले 6*5mm को PCB बोर्ड क्षेत्र ओगटेको छ र 1.5k/W को थर्मल प्रतिरोध छ।
NXP LFPAK प्याकेज
NXP QLPAK प्याकेजिङ
4. ST सेमीकन्डक्टर PowerSO-8 प्याकेज
STMicroelectronics को पावर MOSFET चिप प्याकेजिङ टेक्नोलोजीहरूमा SO-8, PowerSO-8, PowerFLAT, DirectFET, PolarPAK, आदि समावेश छन्। तिनीहरूमध्ये, Power SO-8 SO-8 को सुधारिएको संस्करण हो।साथै, त्यहाँ PowerSO-10, PowerSO-20, TO-220FP, H2PAK-2 र अन्य प्याकेजहरू छन्।
STMicroelectronics पावर SO-8 प्याकेज
5. फेयरचाइल्ड सेमीकन्डक्टर पावर 56 प्याकेज
Power 56 Farichild को विशेष नाम हो, र यसको आधिकारिक नाम DFN5×6 हो।यसको प्याकेजिङ क्षेत्र सामान्यतया प्रयोग हुने TSOP-8 सँग तुलनात्मक छ, र पातलो प्याकेजले कम्पोनेन्ट क्लियरेन्स उचाइ बचत गर्छ, र तलको थर्मल-प्याड डिजाइनले थर्मल प्रतिरोध कम गर्दछ।त्यसकारण, धेरै पावर उपकरण निर्माताहरूले DFN5 × 6 तैनात गरेका छन्।
फेयरचाइल्ड पावर 56 प्याकेज
6. अन्तर्राष्ट्रिय रेक्टिफायर (IR) प्रत्यक्ष FET प्याकेज
प्रत्यक्ष FET ले SO-8 वा सानो फुटप्रिन्टमा कुशल माथिल्लो शीतलता प्रदान गर्दछ र कम्प्युटर, ल्यापटप, दूरसंचार र उपभोक्ता इलेक्ट्रोनिक्स उपकरणहरूमा AC-DC र DC-DC पावर रूपान्तरण अनुप्रयोगहरूको लागि उपयुक्त छ।DirectFET को मेटल क्यान कन्स्ट्रक्सनले दोहोरो-पक्षीय तातो अपव्यय प्रदान गर्दछ, प्रभावकारी रूपमा उच्च-फ्रिक्वेन्सी DC-DC बक कन्भर्टरहरूको वर्तमान ह्यान्डलिङ क्षमताहरूलाई मानक प्लास्टिक अलग प्याकेजहरूको तुलनामा दोब्बर बनाउँछ।डाइरेक्ट FET प्याकेज रिभर्स माउन्ट गरिएको प्रकार हो, जसमा ड्रेन (D) तातो सिंक माथितिर फर्किएको हुन्छ र धातुको खोलले ढाकिएको हुन्छ, जसको माध्यमबाट ताप फैलिन्छ।प्रत्यक्ष FET प्याकेजिङले तातो अपव्ययमा धेरै सुधार गर्दछ र राम्रो ताप अपव्ययको साथ कम ठाउँ लिन्छ।
संक्षेप गर्नुहोस्
भविष्यमा, इलेक्ट्रोनिक उत्पादन उद्योगले अल्ट्रा-थिन, लघुकरण, कम भोल्टेज, र उच्च प्रवाहको दिशामा विकास गर्न जारी राख्दा, MOSFET को उपस्थिति र आन्तरिक प्याकेजिङ संरचना पनि निर्माणको विकास आवश्यकताहरूसँग राम्रोसँग अनुकूलन गर्न परिवर्तन हुनेछ। उद्योग।थप रूपमा, इलेक्ट्रोनिक निर्माताहरूको लागि छनोट थ्रेसहोल्ड कम गर्नको लागि, मोड्युलराइजेशन र प्रणाली-स्तर प्याकेजिङ्गको दिशामा MOSFET विकासको प्रवृत्ति बढ्दो रूपमा स्पष्ट हुनेछ, र उत्पादनहरू प्रदर्शन र लागत जस्ता बहु आयामहरूबाट समन्वित रूपमा विकास हुनेछ। ।MOSFET चयनको लागि प्याकेज महत्त्वपूर्ण सन्दर्भ कारकहरू मध्ये एक हो।बिभिन्न इलेक्ट्रोनिक उत्पादनहरूमा बिभिन्न बिजुली आवश्यकताहरू हुन्छन्, र बिभिन्न स्थापना वातावरणहरूलाई पनि मिल्दो आकार विनिर्देशहरू पूरा गर्न आवश्यक हुन्छ।वास्तविक छनोटमा, सामान्य सिद्धान्त अन्तर्गत वास्तविक आवश्यकता अनुसार निर्णय गर्नुपर्छ।केहि इलेक्ट्रोनिक प्रणालीहरू PCB को आकार र आन्तरिक उचाइ द्वारा सीमित छन्।उदाहरण को लागी, संचार प्रणाली को मोड्युल बिजुली आपूर्ति सामान्यतया DFN5 * 6 र DFN3 * 3 प्याकेजहरू उचाइ प्रतिबन्धको कारण प्रयोग गर्दछ;केहि ACDC पावर सप्लाईहरूमा, अति पातलो डिजाइनहरू वा शेल सीमितताहरूको कारणले TO220 प्याकेज गरिएको पावर MOSFETs एसेम्बल गर्न उपयुक्त हुन्छ।यस समयमा, पिनहरू सीधा रूटमा सम्मिलित गर्न सकिन्छ, जुन TO247 प्याकेज गरिएका उत्पादनहरूको लागि उपयुक्त छैन;केही अल्ट्रा-पातलो डिजाइनहरूमा यन्त्र पिनहरूलाई झुकाएर समतल राख्न आवश्यक हुन्छ, जसले MOSFET चयनको जटिलता बढाउनेछ।
MOSFET कसरी छनौट गर्ने
एक इन्जिनियरले एक पटक मलाई भने कि उसले MOSFET डाटा शीटको पहिलो पृष्ठमा कहिल्यै हेरेको छैन किनभने "व्यावहारिक" जानकारी मात्र दोस्रो पृष्ठमा र त्यसभन्दा पछाडि देखा पर्यो।MOSFET डाटा पानामा लगभग प्रत्येक पृष्ठ डिजाइनरहरूको लागि बहुमूल्य जानकारी समावेश गर्दछ।तर निर्माताहरूले उपलब्ध गराएको डाटालाई कसरी व्याख्या गर्ने भन्ने कुरा सधैं स्पष्ट हुँदैन।
यस लेखले MOSFET का केही प्रमुख विशिष्टताहरू, कसरी तिनीहरू डेटासिटमा उल्लेख गरिएका छन्, र तपाईंले तिनीहरूलाई बुझ्न आवश्यक पर्ने स्पष्ट चित्रहरू प्रस्तुत गर्दछ।धेरै इलेक्ट्रोनिक उपकरणहरू जस्तै, MOSFET हरू सञ्चालनको तापक्रमबाट प्रभावित हुन्छन्।त्यसैले उल्लेखित सूचकहरू लागू गरिएका परीक्षण सर्तहरू बुझ्न महत्त्वपूर्ण छ।तपाईंले "उत्पादन परिचय" मा देख्नुहुने सूचकहरू "अधिकतम" वा "सामान्य" मानहरू हुन् कि भनेर बुझ्न पनि महत्त्वपूर्ण छ, किनभने केही डेटा पानाहरूले यसलाई स्पष्ट गर्दैनन्।
भोल्टेज ग्रेड
MOSFET निर्धारण गर्ने प्राथमिक विशेषता भनेको यसको ड्रेन-स्रोत भोल्टेज VDS, वा "ड्रेन-स्रोत ब्रेकडाउन भोल्टेज" हो, जुन उच्चतम भोल्टेज हो जुन MOSFET ले कुनै क्षति नगरी सामना गर्न सक्छ जब गेट स्रोत र ड्रेन वर्तमानमा छोटो-सर्किट हुन्छ। 250μA छ।।VDS लाई "25°C मा निरपेक्ष अधिकतम भोल्टेज" पनि भनिन्छ, तर यो निरपेक्ष भोल्टेज तापक्रममा निर्भर हुन्छ, र डेटा पानामा सामान्यतया "VDS तापमान गुणांक" हुन्छ भन्ने कुरा याद राख्नु महत्त्वपूर्ण छ।तपाईले यो पनि बुझ्नु आवश्यक छ कि अधिकतम VDS भनेको DC भोल्टेज हो र सर्किटमा उपस्थित हुन सक्ने कुनै पनि भोल्टेज स्पाइक्स र लहरहरू।उदाहरणका लागि, यदि तपाईंले 100mV, 5ns स्पाइकको साथ 30V पावर सप्लाईमा 30V यन्त्र प्रयोग गर्नुभयो भने, भोल्टेजले यन्त्रको पूर्ण अधिकतम सीमा नाघ्नेछ र यन्त्रले हिमस्खलन मोडमा प्रवेश गर्न सक्छ।यस अवस्थामा, MOSFET को विश्वसनीयता ग्यारेन्टी हुन सक्दैन।उच्च तापमानमा, तापमान गुणांकले ब्रेकडाउन भोल्टेजलाई महत्त्वपूर्ण रूपमा परिवर्तन गर्न सक्छ।उदाहरण को लागी, 600V को भोल्टेज रेटिङ संग केहि N-च्यानल MOSFET मा एक सकारात्मक तापमान गुणांक छ।जब तिनीहरू तिनीहरूको अधिकतम जंक्शन तापमानमा पुग्छन्, तापक्रम गुणांकले यी MOSFETहरूलाई 650V MOSFETs जस्तै व्यवहार गर्छ।धेरै MOSFET प्रयोगकर्ताहरूको डिजाइन नियमहरूलाई 10% देखि 20% को derating कारक चाहिन्छ।केहि डिजाइनहरूमा, वास्तविक ब्रेकडाउन भोल्टेज 25°C मा मूल्याङ्कन गरिएको मूल्य भन्दा 5% देखि 10% बढी छ भनेर विचार गर्दै, वास्तविक डिजाइनमा उपयुक्त डिजाइन मार्जिन थपिनेछ, जुन डिजाइनको लागि धेरै लाभदायक छ।MOSFETs को सही चयनको लागि समान रूपमा महत्त्वपूर्ण छ प्रवाहक प्रक्रियाको क्रममा गेट-स्रोत भोल्टेज VGS को भूमिका बुझ्न।यो भोल्टेज भोल्टेज हो जसले MOSFET को अधिकतम RDS (अन) अवस्था अन्तर्गत पूर्ण प्रवाह सुनिश्चित गर्दछ।यही कारणले गर्दा अन-प्रतिरोध सधैं VGS स्तरसँग सम्बन्धित छ, र यो केवल यो भोल्टेजमा यन्त्र खोल्न सकिन्छ।एउटा महत्त्वपूर्ण डिजाइन नतिजा यो हो कि तपाईंले RDS(on) रेटिङ प्राप्त गर्न प्रयोग गरिने न्यूनतम VGS भन्दा कम भोल्टेजको साथ MOSFET लाई पूर्ण रूपमा सक्रिय गर्न सक्नुहुन्न।उदाहरण को लागी, 3.3V माइक्रोकन्ट्रोलर संग MOSFET लाई पूर्ण रूपमा चलाउन को लागी, तपाईले MOSFET लाई VGS=2.5V वा कम मा खोल्न सक्षम हुन आवश्यक छ।
अन-प्रतिरोध, गेट चार्ज, र "फिगर अफ मेरिट"
MOSFET को अन-प्रतिरोध सधैं एक वा बढी गेट-टू-स्रोत भोल्टेजहरूमा निर्धारण गरिन्छ।अधिकतम RDS(अन) सीमा सामान्य मान भन्दा २०% देखि ५०% बढी हुन सक्छ।RDS(चालू) को अधिकतम सीमा सामान्यतया 25°C को जंक्शन तापमानमा मानलाई जनाउँछ।उच्च तापक्रममा, RDS(on) 30% देखि 150% सम्म बढ्न सक्छ, जस्तै चित्र 1 मा देखाइएको छ। RDS(on) तापक्रमसँगै परिवर्तन हुने र न्यूनतम प्रतिरोध मानको ग्यारेन्टी गर्न सकिँदैन, RDS(on) मा आधारित वर्तमान पत्ता लगाउन सकिँदैन। एक धेरै सही विधि।
चित्र 1 RDS(चालू) अधिकतम परिचालन तापक्रमको 30% देखि 150% सम्मको तापमानमा बढ्छ
एन-च्यानल र पी-च्यानल MOSFET हरू दुवैको लागि अन-प्रतिरोध धेरै महत्त्वपूर्ण छ।बिजुली आपूर्तिहरू स्विच गर्नमा, Qg पावर आपूर्तिहरू स्विच गर्न प्रयोग हुने N- च्यानल MOSFETs को लागि प्रमुख चयन मापदण्ड हो किनभने Qg ले स्विचिङ घाटाहरूलाई असर गर्छ।यी घाटाहरूमा दुईवटा प्रभावहरू छन्: एउटा स्विचिङ समय हो जसले MOSFET लाई अन र अफलाई असर गर्छ;अर्को भनेको प्रत्येक स्विचिङ प्रक्रियामा गेट क्यापेसिटन्स चार्ज गर्न आवश्यक ऊर्जा हो।ध्यानमा राख्नु पर्ने एउटा कुरा यो हो कि Qg गेट-स्रोत भोल्टेजमा निर्भर गर्दछ, यद्यपि कम Vgs प्रयोग गर्दा स्विचिङ घाटा कम हुन्छ।स्विचिङ एप्लिकेसनहरूमा प्रयोगको लागि MOSFET हरू तुलना गर्ने द्रुत तरिकाको रूपमा, डिजाइनरहरूले प्रायः प्रवाह हानिको लागि RDS(on) र स्विच घाटाको लागि Qg समावेश गर्ने एकल सूत्र प्रयोग गर्छन्: RDS(on)xQg।यो "फिगर अफ मेरिट" (FOM) ले यन्त्रको कार्यसम्पादनलाई संक्षेप गर्दछ र MOSFET लाई सामान्य वा अधिकतम मानहरूको सन्दर्भमा तुलना गर्न अनुमति दिन्छ।यन्त्रहरूमा सही तुलना सुनिश्चित गर्न, तपाईंले RDS(on) र Qg को लागि उही VGS प्रयोग गरिएको छ र प्रकाशनमा सामान्य र अधिकतम मानहरू एकसाथ मिसाइएको छैन भनी सुनिश्चित गर्न आवश्यक छ।निम्न FOM ले तपाईंलाई अनुप्रयोगहरू स्विच गर्नमा राम्रो प्रदर्शन दिनेछ, तर यसको ग्यारेन्टी छैन।उत्कृष्ट तुलना परिणामहरू वास्तविक सर्किटमा मात्र प्राप्त गर्न सकिन्छ, र केही अवस्थाहरूमा प्रत्येक MOSFET को लागि सर्किट राम्रो-ट्यून गर्न आवश्यक हुन सक्छ।मूल्याङ्कन गरिएको वर्तमान र शक्ति अपव्यय, विभिन्न परीक्षण अवस्थाहरूमा आधारित, धेरै MOSFET सँग डाटा पानामा एक वा बढी निरन्तर ड्रेन करेन्टहरू हुन्छन्।रेटिंग निर्दिष्ट केस तापक्रम (जस्तै TC=25°C), वा परिवेशको तापक्रम (जस्तै TA=25°C) मा छ कि छैन भनी पत्ता लगाउनको लागि तपाइँ डेटा पानालाई ध्यानपूर्वक हेर्न चाहानुहुन्छ।यी मध्ये कुन मान सबैभन्दा सान्दर्भिक छ यन्त्र विशेषताहरू र अनुप्रयोगमा निर्भर हुनेछ (चित्र 2 हेर्नुहोस्)।
चित्र २ सबै निरपेक्ष अधिकतम वर्तमान र शक्ति मानहरू वास्तविक डाटा हुन्
ह्यान्डहेल्ड यन्त्रहरूमा प्रयोग हुने सानो सतह माउन्ट यन्त्रहरूका लागि, सबैभन्दा सान्दर्भिक हालको स्तर ७० डिग्री सेल्सियसको परिवेशको तापक्रममा हुन सक्छ।तातो सिङ्क र जबरजस्ती हावा कूलिङ भएका ठूला उपकरणहरूको लागि, TA=25℃ मा हालको स्तर वास्तविक अवस्थाको नजिक हुन सक्छ।केही यन्त्रहरूका लागि, डाइले प्याकेजको सीमाभन्दा यसको अधिकतम जंक्शन तापक्रममा बढी करेन्ट ह्यान्डल गर्न सक्छ।केही डेटा पानाहरूमा, यो "डाइ-सीमित" हालको स्तर "प्याकेज-सीमित" हालको स्तरको अतिरिक्त जानकारी हो, जसले तपाईंलाई डाइको बलियोताको एक विचार दिन सक्छ।समान विचारहरू निरन्तर शक्ति अपव्ययमा लागू हुन्छन्, जुन तापक्रममा मात्र होइन तर समयमा पनि निर्भर हुन्छ।TA=70℃ मा 10 सेकेन्डका लागि PD=4W मा लगातार सञ्चालन भइरहेको उपकरणको कल्पना गर्नुहोस्।MOSFET प्याकेजको आधारमा "निरन्तर" समयावधिको गठन के हुन्छ, त्यसकारण तपाईले १० सेकेन्ड, १०० सेकेन्ड, वा १० मिनेट पछि पावर डिसिपेशन कस्तो देखिन्छ भनेर हेर्नको लागि डाटाशीटबाट सामान्यीकृत थर्मल ट्रान्सियन्ट इम्पेडेन्स प्लट प्रयोग गर्न चाहानुहुन्छ। ।चित्र 3 मा देखाइए अनुसार, 10-सेकेन्ड पल्स पछि यस विशेष उपकरणको थर्मल प्रतिरोध गुणांक लगभग 0.33 छ, जसको मतलब यो हो कि एक पटक लगभग 10 मिनेट पछि प्याकेज थर्मल संतृप्तिमा पुगेपछि, यन्त्रको तातो अपव्यय क्षमता 4W को सट्टा मात्र 1.33W हुन्छ। ।यद्यपि उपकरणको तातो अपव्यय क्षमता राम्रो कूलिंग अन्तर्गत लगभग 2W पुग्न सक्छ।
चित्र 3 पावर पल्स लागू गर्दा MOSFET को थर्मल प्रतिरोध
वास्तवमा, हामी MOSFET कसरी छनौट गर्ने भनेर चार चरणहरूमा विभाजन गर्न सक्छौं।
पहिलो चरण: N च्यानल वा P च्यानल छान्नुहोस्
तपाईंको डिजाइनको लागि सही उपकरण छनौट गर्ने पहिलो चरण भनेको N- च्यानल वा P- च्यानल MOSFET प्रयोग गर्ने कि नगर्ने निर्णय गर्नु हो।एक सामान्य पावर अनुप्रयोगमा, जब MOSFET जमीनमा जडान हुन्छ र लोड मुख्य भोल्टेजमा जडान हुन्छ, MOSFET ले लो-साइड स्विच बनाउँछ।लो-साइड स्विचमा, यन्त्र बन्द वा सक्रिय गर्न आवश्यक भोल्टेजको विचारका कारण N-च्यानल MOSFETs प्रयोग गरिनुपर्छ।जब MOSFET बसमा जडान हुन्छ र जमीनमा लोड हुन्छ, एक उच्च-साइड स्विच प्रयोग गरिन्छ।P- च्यानल MOSFET हरू सामान्यतया यस टोपोलोजीमा प्रयोग गरिन्छ, जुन भोल्टेज ड्राइभ विचारहरूको कारणले पनि हुन्छ।आफ्नो अनुप्रयोगको लागि सही यन्त्र चयन गर्न, तपाईंले यन्त्र चलाउन आवश्यक भोल्टेज र तपाईंको डिजाइनमा यसलाई गर्ने सबैभन्दा सजिलो तरिका निर्धारण गर्नुपर्छ।अर्को चरण आवश्यक भोल्टेज मूल्याङ्कन, वा उपकरणले सामना गर्न सक्ने अधिकतम भोल्टेज निर्धारण गर्न हो।उच्च भोल्टेज मूल्याङ्कन, उपकरणको उच्च लागत।व्यावहारिक अनुभव अनुसार, मूल्याङ्कन भोल्टेज मुख्य भोल्टेज वा बस भोल्टेज भन्दा ठूलो हुनुपर्छ।यसले पर्याप्त सुरक्षा प्रदान गर्नेछ ताकि MOSFET असफल हुनेछैन।MOSFET चयन गर्दा, अधिकतम भोल्टेज निर्धारण गर्न आवश्यक छ जुन नालीबाट स्रोतमा सहन सकिन्छ, त्यो हो, अधिकतम VDS।यो जान्न महत्त्वपूर्ण छ कि अधिकतम भोल्टेज एक MOSFET तापमान संग परिवर्तन सामना गर्न सक्छ।डिजाइनरहरूले सम्पूर्ण परिचालन तापमान दायरामा भोल्टेज भिन्नताहरू परीक्षण गर्नुपर्छ।रेट गरिएको भोल्टेजमा यो भिन्नता दायरा कभर गर्न पर्याप्त मार्जिन हुनुपर्दछ कि सर्किट असफल हुनेछैन।अन्य सुरक्षा कारकहरू जुन डिजाइन ईन्जिनियरहरूले विचार गर्न आवश्यक छ मोटर वा ट्रान्सफर्मर जस्ता इलेक्ट्रोनिक्स स्विच गरेर प्रेरित भोल्टेज ट्रान्जिन्टहरू समावेश गर्दछ।रेटेड भोल्टेजहरू विभिन्न अनुप्रयोगहरूको लागि भिन्न हुन्छन्;सामान्यतया, पोर्टेबल उपकरणहरूको लागि 20V, FPGA पावर आपूर्तिहरूको लागि 20-30V, र 85-220VAC अनुप्रयोगहरूको लागि 450-600V।
चरण 2: मूल्याङ्कन गरिएको वर्तमान निर्धारण गर्नुहोस्
दोस्रो चरण MOSFET को हालको मूल्याङ्कन चयन गर्न हो।सर्किट कन्फिगरेसनमा निर्भर गर्दै, यो मूल्याङ्कन गरिएको वर्तमान अधिकतम वर्तमान हुनुपर्छ जुन लोडले सबै परिस्थितिहरूमा सामना गर्न सक्छ।भोल्टेज अवस्था जस्तै, डिजाइनरले यो सुनिश्चित गर्नुपर्दछ कि चयन गरिएको MOSFET ले यो हालको मूल्याङ्कनलाई सामना गर्न सक्छ, प्रणालीले हालको स्पाइकहरू उत्पन्न गर्दा पनि।विचार गरिएका दुई वर्तमान अवस्थाहरू निरन्तर मोड र पल्स स्पाइक हुन्।निरन्तर प्रवाह मोडमा, MOSFET एक स्थिर अवस्थामा छ, जहाँ वर्तमान यन्त्र मार्फत निरन्तर प्रवाह हुन्छ।पल्स स्पाइकले यन्त्रको माध्यमबाट बगिरहेको ठूलो वृद्धि (वा स्पाइक वर्तमान) लाई जनाउँछ।यी सर्तहरू अन्तर्गत अधिकतम वर्तमान निर्धारण भएपछि, यो केवल एक उपकरण चयन गर्ने कुरा हो जसले यो अधिकतम वर्तमान ह्यान्डल गर्न सक्छ।मूल्याङ्कन गरिएको वर्तमान चयन गरेपछि, प्रवाहक हानि पनि गणना गर्नुपर्छ।वास्तविक परिस्थितिहरूमा, MOSFET एक आदर्श उपकरण होइन किनभने त्यहाँ प्रवाहकीय प्रक्रियाको क्रममा विद्युतीय ऊर्जा हानि हुन्छ, जसलाई प्रवाहकत्व हानि भनिन्छ।MOSFET ले "चालू" हुँदा चर रेसिस्टर जस्तै व्यवहार गर्छ, जुन यन्त्रको RDS(ON) द्वारा निर्धारण गरिन्छ र तापक्रमसँगै उल्लेखनीय रूपमा परिवर्तन हुन्छ।यन्त्रको पावर हानि Iload2×RDS(ON) द्वारा गणना गर्न सकिन्छ।तापक्रमको साथमा प्रतिरोध परिवर्तन हुने हुनाले, पावर हानि पनि समानुपातिक रूपमा परिवर्तन हुनेछ।MOSFET मा VGS जति उच्च भोल्टेज लागू हुन्छ, RDS(ON) त्यति सानो हुनेछ;यसको विपरीत, उच्च RDS(ON) हुनेछ।प्रणाली डिजाइनरको लागि, यो जहाँ ट्रेड-अफहरू प्रणाली भोल्टेजको आधारमा आउँछन्।पोर्टेबल डिजाइनहरूको लागि, कम भोल्टेजहरू प्रयोग गर्न सजिलो (र अधिक सामान्य) छ, जबकि औद्योगिक डिजाइनहरूको लागि, उच्च भोल्टेजहरू प्रयोग गर्न सकिन्छ।ध्यान दिनुहोस् कि RDS(ON) प्रतिरोध वर्तमान संग थोरै बढ्नेछ।RDS(ON) प्रतिरोधकको विभिन्न विद्युतीय मापदण्डहरूमा भिन्नताहरू निर्माताद्वारा प्रदान गरिएको प्राविधिक डेटा पानामा फेला पार्न सकिन्छ।टेक्नोलोजीले उपकरणका विशेषताहरूमा महत्त्वपूर्ण प्रभाव पार्छ, किनभने केही प्रविधिहरूले अधिकतम VDS बढाउँदा RDS(ON) बढाउने प्रवृत्ति हुन्छ।यस्तो प्रविधिको लागि, यदि तपाइँ VDS र RDS(ON) कम गर्न चाहानुहुन्छ भने, तपाइँले चिप साइज बढाउनु पर्छ, जसले गर्दा मिल्दो प्याकेज साइज र सम्बन्धित विकास लागतहरू बढाउनुपर्छ।त्यहाँ उद्योगमा धेरै प्रविधिहरू छन् जुन चिप साइजमा भएको बृद्धिलाई नियन्त्रण गर्ने प्रयास गरिरहेका छन्, जसमध्ये सबैभन्दा महत्त्वपूर्ण च्यानल र चार्ज ब्यालेन्सिङ प्रविधिहरू हुन्।ट्रेन्च टेक्नोलोजीमा, गहिरो खाडल वेफरमा इम्बेड गरिएको हुन्छ, सामान्यतया कम भोल्टेजका लागि आरक्षित हुन्छ, अन-प्रतिरोधी RDS(ON) कम गर्न।RDS (ON) मा अधिकतम VDS को प्रभाव कम गर्न को लागी, विकास प्रक्रिया को समयमा एक epitaxial वृद्धि स्तम्भ / नक्काशी स्तम्भ प्रक्रिया प्रयोग गरिएको थियो।उदाहरणका लागि, Fairchild Semiconductor ले SuperFET भनिने प्रविधिको विकास गरेको छ जसले RDS(ON) घटाउनका लागि थप निर्माण चरणहरू थप्छ।RDS(ON) मा यो फोकस महत्त्वपूर्ण छ किनभने मानक MOSFET को ब्रेकडाउन भोल्टेज बढ्दै जाँदा, RDS(ON) द्रुत रूपमा बढ्छ र डाइ साइजमा वृद्धि हुन्छ।SuperFET प्रक्रियाले RDS(ON) र वेफर साइज बीचको घातीय सम्बन्धलाई रेखीय सम्बन्धमा परिवर्तन गर्छ।यसरी, SuperFET यन्त्रहरूले 600V सम्मको ब्रेकडाउन भोल्टेजहरूसँग पनि सानो डाइ साइजमा आदर्श कम RDS(ON) प्राप्त गर्न सक्छन्।नतिजा हो कि वेफर साइज 35% सम्म घटाउन सकिन्छ।अन्त प्रयोगकर्ताहरूका लागि, यसको अर्थ प्याकेज साइजमा महत्त्वपूर्ण कमी हो।
चरण तीन: थर्मल आवश्यकताहरू निर्धारण गर्नुहोस्
MOSFET छनोट गर्ने अर्को चरण भनेको प्रणालीको थर्मल आवश्यकताहरूको गणना गर्नु हो।डिजाइनरहरूले दुई फरक परिदृश्यहरू विचार गर्नुपर्छ, सबैभन्दा खराब-केस परिदृश्य र वास्तविक-विश्व परिदृश्य।यो सबैभन्दा खराब-केस गणना परिणाम प्रयोग गर्न सिफारिस गरिएको छ, किनभने यो परिणामले ठूलो सुरक्षा मार्जिन प्रदान गर्दछ र प्रणाली असफल हुने छैन भनेर सुनिश्चित गर्दछ।त्यहाँ केही मापन डेटा पनि छन् जुन MOSFET डाटा पानामा ध्यान दिन आवश्यक छ;जस्तै प्याकेज गरिएको यन्त्रको अर्धचालक जंक्शन र वातावरण, र अधिकतम जंक्शन तापक्रम बीचको थर्मल प्रतिरोध।यन्त्रको जंक्शन तापमान अधिकतम परिवेश तापक्रम र थर्मल प्रतिरोध र शक्ति अपव्यय (जंक्शन तापमान = अधिकतम परिवेश तापमान + [थर्मल प्रतिरोध × पावर अपव्यय]) को उत्पादन बराबर छ।यस समीकरण अनुसार, प्रणालीको अधिकतम पावर अपव्यय समाधान गर्न सकिन्छ, जुन परिभाषा अनुसार I2×RDS(ON) बराबर छ।डिजाईनरले यन्त्र मार्फत जाने अधिकतम वर्तमान निर्धारण गरेको हुनाले, RDS(ON) लाई विभिन्न तापक्रममा गणना गर्न सकिन्छ।यो ध्यान दिन लायक छ कि साधारण थर्मल मोडेलहरूसँग व्यवहार गर्दा, डिजाइनरहरूले सेमीकन्डक्टर जंक्शन / उपकरण केस र केस / वातावरणको थर्मल क्षमतालाई पनि विचार गर्नुपर्छ;यसको लागि आवश्यक छ कि मुद्रित सर्किट बोर्ड र प्याकेज तुरुन्तै तातो हुँदैन।हिमस्खलन ब्रेकडाउन भनेको सेमीकन्डक्टर उपकरणमा रिभर्स भोल्टेजले अधिकतम मान नाघ्छ र यन्त्रमा प्रवाह बढाउन बलियो विद्युतीय क्षेत्र बनाउँछ।यो करन्टले पावर घटाउनेछ, यन्त्रको तापक्रम बढाउनेछ र सम्भवतः यन्त्रलाई नोक्सान पुर्याउनेछ।सेमीकन्डक्टर कम्पनीहरूले उपकरणहरूमा हिमस्खलन परीक्षण सञ्चालन गर्नेछन्, तिनीहरूको हिमस्खलन भोल्टेज गणना गर्नेछन्, वा उपकरणको बलियोता परीक्षण गर्नेछन्।मूल्याङ्कन गरिएको हिमस्खलन भोल्टेज गणना गर्न दुई तरिकाहरू छन्;एउटा सांख्यिकीय विधि र अर्को थर्मल गणना।थर्मल गणना व्यापक रूपमा प्रयोग गरिन्छ किनभने यो अधिक व्यावहारिक छ।धेरै कम्पनीहरूले आफ्नो उपकरण परीक्षणको विवरण प्रदान गरेका छन्।उदाहरणका लागि, Fairchild Semiconductor ले "Power MOSFET Avalanche Guidelines" प्रदान गर्दछ (Power MOSFET Avalanche Guidelines- Fairchild वेबसाइटबाट डाउनलोड गर्न सकिन्छ)।कम्प्युटिङको अतिरिक्त, प्रविधिको पनि हिमस्खलनको प्रभावमा ठूलो प्रभाव छ।उदाहरणका लागि, डाइ साइजमा वृद्धिले हिमस्खलन प्रतिरोध बढाउँछ र अन्ततः उपकरणको बलियोपन बढाउँछ।अन्त प्रयोगकर्ताहरूका लागि, यसको अर्थ प्रणालीमा ठूला प्याकेजहरू प्रयोग गर्नु हो।
चरण 4: स्विच प्रदर्शन निर्धारण गर्नुहोस्
MOSFET छनोट गर्ने अन्तिम चरण MOSFET को स्विच गर्ने कार्यसम्पादन निर्धारण गर्नु हो।त्यहाँ धेरै प्यारामिटरहरू छन् जसले स्विचिङ प्रदर्शनलाई असर गर्छ, तर सबैभन्दा महत्त्वपूर्ण गेट/ड्रेन, गेट/स्रोत र ड्रेन/स्रोत क्यापेसिटन्स हो।यी क्यापेसिटरहरूले यन्त्रमा स्विचिङ हानिहरू सिर्जना गर्छन् किनभने तिनीहरू प्रत्येक पटक स्विच गर्दा चार्ज हुन्छन्।MOSFET को स्विचिंग गति यसैले घटाइएको छ, र उपकरण दक्षता पनि कम छ।स्विच गर्ने क्रममा यन्त्रमा भएको कुल हानिको गणना गर्न, डिजाइनरले टर्न-अन (Eon) र टर्न-अफ (Eoff) को समयमा घाटाहरू गणना गर्नुपर्छ।MOSFET स्विचको कुल शक्ति निम्न समीकरणद्वारा व्यक्त गर्न सकिन्छ: Psw=(Eon+Eoff)×स्विचिङ फ्रिक्वेन्सी।गेट चार्ज (Qgd) ले स्विच गर्ने कार्यसम्पादनमा सबैभन्दा ठूलो प्रभाव पार्छ।स्विचिङ कार्यसम्पादनको महत्त्वको आधारमा, यो स्विचिङ समस्या समाधान गर्न नयाँ प्रविधिहरू निरन्तर विकसित भइरहेका छन्।चिप साइज बढाउँदा गेट चार्ज बढ्छ;यसले उपकरणको आकार बढाउँछ।स्विचिङ घाटा कम गर्नको लागि, नयाँ प्रविधिहरू जस्तै च्यानल मोटो तल्लो अक्सिडेशन गेट चार्ज कम गर्ने उद्देश्यले देखा परेको छ।उदाहरणका लागि, नयाँ प्रविधि SuperFET ले RDS(ON) र गेट चार्ज (Qg) घटाएर कन्डक्शन हानि कम गर्न र स्विचिङ कार्यसम्पादन सुधार गर्न सक्छ।यस तरिकाले, MOSFET ले उच्च-गति भोल्टेज ट्रान्जिन्टहरू (dv/dt) र वर्तमान ट्रान्जिएन्टहरू (di/dt) स्विच गर्ने क्रममा सामना गर्न सक्छ, र उच्च स्विचिङ फ्रिक्वेन्सीहरूमा पनि विश्वसनीय रूपमा सञ्चालन गर्न सक्छ।
पोस्ट समय: अक्टोबर-23-2023
